保利配资 Tape-out生死时速：华大九天Argus重塑大规模SoC芯片物理验证效率！

（原标题：Tape-out生死时速：华大九天Argus重塑大规模SoC芯片物理验证效率！）

公众号记得加星标，第一时间看推送不会错过。

“这次的DRC/LVS什么时候能跑完？”

“报告里的Error太多了，哪个是真问题，哪个是能Waive的？”

“快Tape-out了，版图改了一版，为了保证流片质量，又必须要重新跑一遍所有的DRC/LVS等物理全集验证，时间还来得及吗？”

如果你也是芯片设计团队中的一员，上述“灵魂拷问”你肯定听过不止一遍。

随着芯片尺寸增大、工艺节点推进，我们不知从何时开始就早已习惯在物理验证阶段苦苦挣扎。一个改动就可能引发数小时、甚至数天的物理验证工作。更别提那几万条“眼花缭乱”的错误信息，让人如坠迷雾。

但就在我们一度以为“只能硬扛”时，华大九天的Argus横空出世，带来了意想不到的转变。这是一次彻底的工作方式重塑，从拖慢节奏的“瓶颈”，变成加速项目交付的“助推器”，Argus不仅让验证速度提升了一个数量级，更让团队协作效率、设计回归节奏和工程师体验全面跃升。它以国产EDA的创新实力，重新定义了物理验证。

接下来，我将以一线工程师的身份亲身体验，与大家分享Argus在实际工作中的“惊艳表现”——并见证它是如何让我们从“焦头烂额”走向“游刃有余”的。

“快”就一个字：

验证速度与效率的革命性提升

“快”，是我们对Argus最直观，也是最深刻的印象。

在过去，在大规模数字SoC芯片中，面对几十个G甚至上百G的OASIS版图数据，受到资源限制，我们一般会把全芯片进行模块分割，分别跑DRC检查，最后再整合起来。耗时费力，甚至需要通宵运行。这不仅拖慢了整个设计迭代的节奏，更让我们在Tape-out前的关键时期殚精竭虑，每一次小小的改动都让我们变得提心吊胆，因为我们根本没有足够的时间去进行完整的回归验证。

Argus的出现彻底改变了这一窘境。它强大的分布式计算引擎，能够充分利用服务器集群上千个CPU核计算资源，可以在几个小时内完成全芯片的DRC检查。对于大规模SoC的DRC，其包括基础层（Base Layer）、金属层（Metal Layer）、闩锁效应（Latch up）、电压检查（Voltage）和全芯片（Full Chip）五大部分的检查。在Base Layer检查中，市场既有主流方案需要19.3小时，而Argus仅需15小时，节省4.3小时（一上午）时间。Latch up和Voltage具有3倍以上加速比，直接将36小时降低至11小时以内。Full Chip检查更是在主流方案采用712个CPU核、运行长达4天、无法得到结果被Cancel情况下，Argus仅用24.6小时就跑完了，节省至少3天时间。

Argus LVS在芯片设计验证中展现出卓越的实时处理能力，尤其在大规模SoC数据场景下优势显著。从柱状图对比可见，随着OASIS数据量从187MB增至82GB，Argus LVS的处理速度始终大幅领先传统方案，最高提速达18倍（2.1GB数据），在53G规模下提速12倍。Argus的多机多核并行技术效果突出，让验证时间从原先的几天缩短到了一天之内，有的甚至几个小时完成。在60G OASIS尺寸大规模SoC的LVS验证中，更是从市场主流方案的超过100多小时缩短至Argus的30小时以内。

这意味着什么？

实现‘DRC/LVS不过夜’：上午提交的大规模版图，下午就能拿到完整的DRC/LVS结果。这意味着我们可以在下班前完成问题的定位和修复任务分配，彻底告别了为了等一个结果而通宵或打断思路的低效循环，真正形成了‘当天问题当天闭环’的高效迭代。

迭代验证毫无压力：在项目后期，我们可以更频繁地进行全芯片的回归验证，确保每一次修改都没有引入新的问题，这对于保证流片质量至关重要。

资源利用率最大化：Argus让我们的硬件投入真正发挥了价值，上千个CPU核心同时火力全开的场面，让我们对按时完成项目交付充满了信心。

这种极致的速度，把物理验证从一个“阻塞点”变成了一个“加速器”，极大地提升了我们整个团队的设计效率。

从“大海捞针”到“精准定位”：

易读易用的结果分析平台

作为一名版图工程师，每天跟大规模集成电路设计项目死磕，Argus的PVE结果可视化平台，妥妥是我的 “神助攻”。

大的SoC项目时时刻刻在多人、多角色协作，不仅有多个Block模块级的版图工程师们，还有Top顶层工程师，还有项目管理PM，以及设计Lead等，大项目人数众多。同时，一个超大SoC设计首次版图TOP一般都有几万个DRC错误结果，需要通过分配给各个责任人Owner，来每天进行逐步清理，逐步迭代到几百万、几十万，几万，几千以内，才能流片。所以有时候即使DRC/LVS速度再快，但如果给出的结果是一份混杂着成千上万条伪错误、让人眼花缭乱的报告，那它的价值也会大打折扣。相信我们都经历过在海量error中“大海捞针”的痛苦，耗费大量时间和精力去甄别、过滤。有时候数据传递像 “猜谜”，改个结果得翻遍聊天记录找修改时间。但Argus一来全变了！

无版图review：

无障碍传递DB分析数据；

多用户review：

实时记录review信息：User/Time/Comment等；

多角色review：

限定对应角色review：Designer/PIE等；

多状态review：

结果分类及标记：Pass/Rejected/Pending等；

图像实时跟随：

显示直观，可操作性强；

历史记录管理：

系统级管理DRC结果数据;

“无版图 review”让DB分析数据无障碍传递，不用再为沟通数据扯破头；“多用户 review”实时记User/Time/Comment，谁改了啥、啥时候改的，一目了然，追溯问题轻松到飞起。角色分工也清晰！“多角色 review”把 Designer、PIE和版图工程师的权限分清晰，各干各的活，不用操心越界。“多状态review”结果状态分类更绝，“Pass/Rejected/Pending”清清楚楚，每天合数据、做 DB diff，筛出修改内容，再结合DRC和LVS收敛情况判断结果稳不稳，三方review一轮，决定流片，效率直接拉满。“图像实时跟随”更是救命，版图细节多，以前找小错误像大海捞针，现在一点数据，对应版图位置秒现，排查问题快多了。“历史记录管理”还能存DRC结果数据，遇到类似问题，翻历史记录找方案，少走好多弯路。

Argus这平台，从协作到分析，把难题全啃了，让我这版图工程师干活顺风顺水，项目推进嗖嗖快，真离不开它！

告别“天书”，拥抱可视化：PVE平台为用户提供了非常直观的图形界面，我们可以轻松地在版图上高亮和定位每一个violation，所有信息一目了然。

智能分组与排序，直击要害：可以根据Rule名称、Cell名称等多种方式对海量的结果进行自定义分组和排序，快速聚焦到我们最关心的模块或规则上，大大减少了筛选和分析的负担。

增量比较，只看“变化点”：这是我们团队最喜欢的功能之一！在前后两个版本的DRC结果数据库之间，PVE可以进行差异化比较，并清晰地高亮出哪些错误是“新增的（Added）”、哪些是“已修复的（Reduced）”，哪些发生了“变化（Changed）”。这让我们在回归验证中，可以忽略掉已知或已waive的存量问题，只专注于新引入的风险，效率提升何止数倍。

多DB整合，协同作战：对于大型项目拆分rule的场景，不同工程师负责不同模块的DRC修复，PVE可以轻松整合多个结果DB，并进行统一校验和管理，让团队协作变得前所未有的顺畅。

有了PVE平台，我们不再是“报告阅读者”，而是成为了“数据分析师”。我们能够快速洞察问题的本质，精准定位到那些真正影响芯片良率和可靠性的关键问题上，从而将宝贵的精力投入到最高价值的设计与调试工作中。

结语

总而言之，Argus为我们团队带来的，远不止一个更快的工具。它从根本上重塑了我们的物理验证流程，将工程师从‘等结果’和‘筛错误’的低效循环中彻底解放。如今，面对文章开头的那些‘灵魂拷问’，我们能充满底气地回答：验证能跑完，结果看得懂，Tape-out有保障。这，就是Argus带给我们的核心价值。

在芯片设计的赛道上，选择一个好的EDA工具，就是选择一个可靠的合作伙伴。对我们而言，Argus正是这样一位值得信赖的伙伴。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4125期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐

股票配资提示：文章来自网络，不代表本站观点。